破局 Chiplets 规模化：先攻克这 5 大设计挑战

Chiplets（小芯片）技术通过对多个裸芯（即小芯片）进行混搭与组合，能够快速构建规模更大、性能更强的半导体系统，有望持续提升算力与 I/O 带宽。

然而，迄今为止真正实现规模化成功的 Chiplets 应用，只有基于 JEDEC 标准的HBM（高带宽内存）模组。UCIe 标准虽在升级中取得一定进展，但仍不足以满足新一代 AI 驱动系统与高性能计算（HPC）的算力和 I/O 需求。

那么，究竟是什么阻碍了 Chiplets 的全面普及？本文将梳理系统设计师在 Chiplet 设计与集成中面临的核心问题与关键决策，并从技术支持角度，提出一套端到端的整体解决方案以应对相关挑战。

功能模块划分

Chiplets 将计算、I/O、存储等功能模块整合为更大的系统，核心价值在于通过多裸芯设计实现产品差异化。因此，芯片设计人员必须在早期就谨慎规划各个功能模块归属哪一颗小芯片，并在时延、带宽、功耗之间做出权衡。

此外，在 Chiplet 划分中另一项关键考量，是为每个功能模块选择合适的工艺节点。

工艺节点选择

尽管 AI 加速器中的计算裸芯非常适合采用最先进工艺节点以优化性能与功耗，但基于 SRAM 的高速缓存使用成本更低的工艺节点来实现会更高效。

同样，PCIe、以太网等 I/O 接口功能对延迟容忍度较高，可在独立小芯片中更具成本效益地实现，这类模块也可采用更成熟的工艺节点制造以节约成本。

裸芯间互联

在完成系统划分与工艺节点选择后，裸芯间互联（Die-to-Die） 便成为下一个核心考量。

尽管 UCIe 已成为 Chiplet 之间互联的事实标准，但选择合适的 UCIe 配置仍十分棘手。设计人员必须根据工作负载明确 Chiplet 的带宽需求。

此外，设计人员还需在两种方案中做出选择：

支持更长传输距离的有机基板（UCIe 标准版）

采用最小凸点间距的先进封装（UCIe 高级版）

同时还需考虑16G～64G的数据速率以及所需的数据通道数量。

先进封装实施

Chiplet 技术将片上系统（SoC）的功能拆解为更小的异构或同构裸芯，并将其集成到单一的 “系统级封装（SiP）”中。

这种 SiP 既包含传统封装基板，也包含中间层（interposer），可在单一标准或先进封装内实现更高布线密度、更强功能与更高集成度。

先进封装技术之所以成为半导体生态的焦点，主要得益于2.5D/3D 多裸芯设计的兴起。

但先进封装也为 Chiplet 带来了新的挑战，包括机械形态、信号与电源完整性分析，以及单个 Chiplet 的热分析等。

小芯片与先进封装深度绑定

Chiplet 生态与先进封装技术深度交织、密不可分。

设计师在规划多裸芯架构中 Chiplet 的互联方案时：

采用有机基板，成本更低、设计周期更快；

采用包含中介层或硅桥的 2.5D/3D 架构，性能更强但复杂度更高。

接下来，设计师必须在硅中介层与 RDL 中介层之间做出选择：

硅中介层技术成熟，但尺寸越大成本越高，且因脆性存在面积限制；

RDL 中介层则主打降本、更大尺寸，可集成更多芯片、构建更大系统。

此外还需要进行凸点规划、晶圆探针点位布置，以统一 Chiplet、封装与测试的各项要求。

先进封装同样带来测试规划方面的挑战，包括如何通过晶圆探针访问 Chiplet，以实现 “ Known Good Die（KGD，已知合格裸芯）”。

在这类场景中，设计师必须借助多 Chiplet 测试服务器，才能访问那些无法通过外部引脚直接测试的芯片。

系统与 IP 集成

Chiplet 方案需要芯片、软件、系统组件协同设计，才能实现最优集成与效率。

以安全为例：在由异构或同构 Chiplet 组成的系统中，安全至关重要。

设计师必须为每个 Chiplet 提供认证功能，完成身份校验；

需要构建信任根（root-of-trust），用于处理敏感数据、在系统间传递密钥以提供加密服务。

同时还会涉及安全启动流程，在硬件与固件层面防止外部篡改。

另一项安全重点是保护关键接口上的传输数据，例如：

PCIe、CXL 的完整性与数据加密（IDE）

DDR、LPDDR 的在线内存加密（IME）

Chiplet 发展之路

上述挑战表明，从 SoC 转向多裸芯设计，为半导体行业打开了全新的技术前沿。

新思科技（Synopsys）拥有丰富的标准接口 IP 与 IP 子系统集成服务，可为 Chiplet 提供完整 IP 子系统，让设计师专注于核心能力开发。

其系统解决方案设计部门可依托新思科技的 EDA 与 IP 产品，加速研发进程，并为 Chiplet 提供经过优化的芯片、封装与软件基础组件。

Chiplet 设计师还可采用新思科技的端到端设计方案，在全流程展开合作：

概念 → 架构 → IP 选型 → 设计流程与方法学 → RTL → IP 集成 → 物理实现 → 封装设计 → 晶圆厂管理。

这让设计师可以将部分设计工作交给对应领域专家，以最快、最可靠的方式实现产品上市。

资讯来源：EETimes