3DKs：Chiplet接口标准取得新进展

小芯片（Chiplet）模式已经得到了早期采用者的验证。那些成功在领先节点开发出芯片的大公司，已经将多个小芯片集成到系统中，整个硅片周期都在公司内部完成。但行业的长期目标是建立一个自由开放的小芯片市场，让任何规模的公司都能从多小芯片系统中获益并实现规模经济，这还需要一些时间。

开放计算项目（OCP）基金会和 JEDEC 这两个组织在这方面正取得重大进展，它们推动了设计、封装、测试和验证系统级封装（SiP）的简化方法。其中的进展包括：

• 如今已有的用于封装、材料、基板和测试的设计套件；
• 一种向客户电子传递小芯片部件描述的格式；
• 以及目前已开放的 OCP 小芯片市场，这是一个包含独立小芯片、新标准化规范、工具和最佳实践的目录。

新的设计套件在一定程度上以工艺设计套件（PDK）的概念为基础，这是半导体行业能够成功生产出日益复杂的芯片和系统的一个关键原因。“片上系统（SoC）的设计流程在 PDK 中包含了完全合格的验证方法，这使集成电路（IC）设计师在采用已知且经过验证的验证方法时能够最大限度地提高工作效率，” 西门子 EDA 公司 3D-IC 解决方案工程高级总监托尼・马斯特罗亚尼表示，“因此，我们正尝试将这一概念扩展到封装领域，但这需要一套不同的设计套件。”

PDK / 组装套件的历史

工艺设计套件的原始概念是 1991 年在德州仪器公司开发的。工艺设计套件（PDKs）的创建是为了向设计工程师提供成功使用电子设计自动化（EDA）工具所需的制造规则和库。如今，代工厂会向无晶圆厂公司或集成器件制造商（IDM）提供技术节点、约束条件、模型、库和规则文件，以确保设计成功。

ADK 的出现至少可以追溯到 2015 年，当时行业专家首次意识到基于芯粒的封装技术为改善系统中的 PPAC 提供了最可行的途径。OCP 由整个供应链中的公司组成，它们联合起来的目标是为基于芯粒的系统级封装（SiP）开发一个开放、协作的生态系统。这一颠覆性的理念正在改变整个供应链。

进入 3DK

为了简化多芯片封装流程，开放计算项目（OCP）和固态技术协会（JEDEC）通过一种名为 3DK 的跨协作架构，发布了组装设计套件（ADK）、测试设计套件（TDK）、材料设计套件（MDK）、封装设计规则手册（DRM）以及电气签核（见图 1）。[1,2,3,4]

图 1：设计套件描述了芯粒的模型、封装堆叠、测试引脚、材料特性、组装能力和电气验证。来源：OCPSUMMIT24 / 知识共享署名 - 相同方式共享 4.0 国际许可协议

图 2：3DK 设计套件，细分为架构规划、设计和签署环节。来源：OCPSUMMIT24 / 知识共享署名 - 相同方式共享 4.0 国际许可协议

组装设计套件，也被称为封装组装设计套件（PADK），在先前缺失的流程中引入了签核验证步骤。“PADK 技术的目的是让布局设计工程师能够使用一种易于操作的方法来验证他们的设计，” 安靠公司设计中心副总裁鲁本・富恩特斯表示，“从封装特征尺寸和布线指南，到 3D 互连和 3D 封装对准，这家 OSAT（外包半导体封装测试公司）的 PADK 为 OEM（原始设备制造商）客户提供了所需的安心保障，确保完成签核验证。”[5]

就像半导体代工厂有责任向其无晶圆厂客户提供 PDK（工艺设计套件）一样，外包半导体封装测试供应商（OSAT）也为系统集成商和其他客户提供封装能力。日月光半导体（ASE）工程与技术营销高级总监曹立宏表示：“我们的垂直整合封装平台建立在扇出型重新分布层（RDL）技术之上。这种有机重新分布层本质上相当于中介层，与硅中介层相比，它有两个优势 —— 更低的插入损耗（因为有机材料是更好的绝缘体）以及更低的成本。”

推动材料、封装、测试和电气签核之间的整合，源于在架构设计阶段同步进行热学、机械学和电学规划的需求。曹表示：“我们确实需要同步协作，将 IDM 设计公司的创新成果与 OSATs 的封装技术相结合，并推广到系统层面。而且我们需要标准化，以复用所有这些知识产权，从而充分利用各方的努力。”

开放芯片封装联盟（OCP）正呼吁建立统一的协同设计流程，因为先进封装的各层之间存在诸多相互作用。传统的芯片与封装之间已不存在像在单片芯片封装中那样清晰的界限。西门子公司的马斯特罗亚尼表示：“你不一定能将芯片或芯粒设计成一个独立单元。它必须在整个系统的环境中发挥作用。因此，你的封装设计流程、中介层设计流程，以及所有芯粒的设计都要并行进行，以实现它们在封装中的集成。”

要让这些工具包发挥作用，一个重要步骤是将关键信息转换为机器可读取的格式。例如，ADK（也称为封装组装设计工具包，即 PADK）包含了定义凸点间距和尺寸、基板中金属层的数量、线宽和间距、过孔尺寸等的规则。这些规则通常列在 PDF 文件或 Excel 电子表格中，而非机器可读取的格式。通过仅使用一个来源来提供这些规则，每个支持 OCP 格式的 EDA 供应商都能基于共享格式进行检查。

3DKs 的第一个实施步骤确定了一种用于描述小芯片的标准语言，旨在推动即插即用的小芯片生态发展。通过将开放计算项目（OCP）的小芯片数据可扩展标记语言（CDXML）规范整合到 JEDEC JEP30《零件模型指南》中，小芯片制造商能够以电子方式向客户提供标准化的小芯片零件描述，为利用小芯片实现系统级封装（SiP）设计和制造的自动化铺平了道路。CDX 明确规定了小芯片供应商应提供的模型。这些规则定义了间距、间隔、小芯片与中介层之间、中介层与基板之间以及小芯片与小芯片之间接口的连接类型等内容。

希望在市场上列出其小芯片的公司应将所有小芯片模型以机器可读格式呈现。其他文档，例如每种专用集成电路（ASIC）的集成电路数据手册，应描述该器件、引脚分布、工作条件以及电气 / 机械规格。在适用情况下，小芯片供应商应说明该小芯片兼容的封装组装供应商 / 工艺。

不同的开放计算项目（OCP）工作组正在为每个领域制定和更新设计规则，因为每个领域都有不同的需求。

材料至关重要

由于先进封装中的材料选择对 3D 堆叠的机械、热学和电学性能有着显著影响，因此材料的关键特性必须便于设计人员、基板供应商、代工厂和 OSAT（外包半导体组装与测试公司）获取。从历史上看，负责这些工作流程的设计负责人直接与材料供应商合作，所使用的信息通常在 PDF 文档中定义，并以临时的方式直接输入到他们的工作流程脚本中。

相反，材料设计套件（MDK）将这些材料特性整合到一套集中式设计套件中，这些套件以可重复使用、机器可读的格式提供，可供 EDA 工作流程使用。这些材料特性在执行 PCB 和封装级别的信号完整性（SI）分析、电源完整性（PI）分析以及机械设计工作流程时发挥着重要作用。

关键特性包括低 k 材料的介电常数和损耗角正切、热膨胀系数、热导率、杨氏模量（弹性）、线边缘粗糙度等。这些特性不仅针对体材料提供，还针对尺寸大幅减小的情况提供，在这种情况下，界面特性主导着整体行为。

MDK 表示：“负责 3D-IC 分析、可靠性分析以及机械设计 / 签核分析任务的设计负责人将与芯粒、中介层和 AFB 衬底供应商以及封装组装供应商合作，确定材料属性要求，并获取各工作流程所需的关键材料属性。”

可测试性

开放计算项目（OCP）中的芯粒测试设计套件（TDK）提供了一个全面的框架，以支持基于芯粒的系统在规划、设计和制造阶段的可测试性。

TDK 包含 “焊盘”、“牺牲焊盘” 以及各种焊盘工艺（例如焊球、铜柱和混合键合焊盘）等术语的精确定义。牺牲焊盘仅在测试期间使用，随后会从最终产品中剔除。测试流程包含在开发的每个阶段纳入测试要求的详细指南。

为了简化设计、测试和组装之间的沟通，标准格式 CDXML 定义了焊盘位置、结构和测试参数。所有设计套件都支持新兴技术、其定义以及诸如背面功率传输或光学互连之类的工作流程。

组装与封装

通过标准化文件格式、设计规则和公差，ADK 实现了跨平台的高效数据交换和互操作性，促进了创新并缩短了开发周期。该工具包还支持将人工智能和机器学习等先进设计技术整合到装配流程中，确保了可扩展性。

先进封装涉及众多利益相关者，包括系统集成商、OSAT（外包半导体封装测试企业）、基板供应商、晶圆厂和无晶圆厂公司。由于需要通过完整的连接性验证、设计规则检查和组装验证来优化器件的预期封装性能，人们对 ADK（先进封装设计套件）/PADK（封装先进设计套件）的关注度日益提高。安靠公司的富恩特斯表示：“要实现这一点，可以从清晰且经过验证的制造和组装检查入手，这些检查可在初始布局阶段实施，从而减少在后期工艺检查期间对设计布局进行返工的需求。”

参考设计

OCP 已经开始了证明各种设计套件实用性的过程。高密度扇出封装是测试这些方法的理想选择，因为 HDFO 布局文件的大小可1.5Gb，数据库中定义的项目超过 100 万个。单线程处理器的性能以及以兆赫兹为单位衡量的最大 CPU 速度，将显著影响设计编辑和验证的处理时间。

“要体验 HDFO 封装组件设计套件（PADK）所能带来的好处，需要投入时间和资金，但投入的多少在很大程度上取决于 HDFO 设计师目前可使用的硬件和软件，” 富恩特斯说。“不过，基于现有的设计工作流程进行构建，将有助于加快实施过程。成功实施 PADK 有四个关键领域 —— 高端计算机硬件、兼容的软件、高级培训以及合格的支持团队。”[5]

电子市场中热衷于采用先进封装设计套件（ADKs）的一个领域是美国军方。HRL 实验室、美国空军和楷登电子（Cadence）最近展示了一种 “重布线层优先、芯片最后” 的扇出协同设计流程，该流程具有细间距芯片互连、散热片和电屏蔽功能，连接率超过 95%。利用具有最小线宽 / 线距特征和焊盘间距的先进硅中介层，散热片既充当芯片之间的屏蔽层，又起到散热器的作用。一家商业 CMOS 代工厂提供了重布线层优先工艺和凸点制作，而 HRL 实验室则提供了额外的重布线层、金凸点的热压键合、芯片贴装和金属成型工艺。[6]

在这项工作中，PDK 被导入到版图（GDS）中。然后，宏在版图中放置了焊盘、凸点和金属屏蔽层。一旦所有引脚都被定义好，宏就会生成芯片的符号视图。该符号视图被放置在原理图设计中，其中符号端子与另一个芯片的引脚或端子相连。接下来，原理图生成版图，并对布线器的布局进行验证。设计规则检查会突出显示任何违规情况。一旦违规问题得到修复，工程师就会根据闭式方程提取 RC 寄生参数。

结论

半导体行业正处于其发展的关键节点。要从基于专有小芯片的系统迈向标准格式、流程和设计规则，需要更高层次的合作。这将使更多公司能够参与到小芯片生态系统中。

通过 OCP 和 JEDEC 提供的指南、流程、设计套件和标准，旨在简化从设计到组装、测试和封装的流程，一直延伸到系统集成商层面。目前，先进封装在已生产的系统中仅占一小部分，但一旦行业就这些制造流程的实施方式达成共识，其有望实现快速增长。

参考

1. “Proposed Standardization of Chiplet Models for Heterogenous Integration,” Open Compute Project, https://www.opencompute.org/documents/ocp-odsa-cdx-proposed-standardization-of-chiplet-models-for-heterogeneous-integration-2-pdf
2. “Chiplet Test Design Kit,” Open Compute Project, January 2025, https://www.opencompute.org/documents/chiplet-test-design-kit-docx-2-pdf
3. “Material Design Kit,” Open Compute Project, January 2025, https://www.opencompute.org/documents/material-design-kits-mdk-2-pdf
4. “Assembly Design Kit,” Open Compute Project, https://www.opencompute.org/documents/assembly-design-kits-adk-2-pdf
5. “R. Fuentes, “Package Assembly Design Kits: The Future Of Advanced Package Design,” Semiconductor Engineering, May 23, 2024, https://semiengineering.com/package-assembly-design-kits-the-future-of-advanced-package-design/
6. Nadri et al., “Process Design Kit and Initial Demonstration of Digital Metal-Embedded Chip Assembly for High Density IO Fan-Out Packaging,” 2023 IEEE 73rd Electronic Components and Technology Conference (ECTC), Orlando, FL, USA, 2023, pp. 623-628, doi: 10.1109/ECTC51909.2023.00110.

文章来源：Semiconductor Engineering    作者: Laura Peters