芯片制造中替代光刻技术的新路径

不断攀升的光刻成本、不断缩小的特征尺寸以及寻找铜的替代品的需求共同激发了人们对区域选择性沉积（ASD）的新兴趣。ASD作为原子层沉积（ALD）的一种扩展，旨在从底部开始构建电路特征，而不依赖于光刻。

光刻术在未来一段时间内仍将是一项关键技术。但长期以来，它一直是半导体制造中最昂贵的工艺，随着极紫外(EUV)技术的出现，这一趋势更加明显。在几代设备之后，即使是EUV工具也需要进行多次曝光才能实现所需的特征尺寸。边缘放置误差在总误差预算中所占的比例越来越大。将新层与现有特征对齐可以消除光刻步骤，并减少边缘放置误差的影响。

特征尺寸的缩小也推动了人们对钌（ruthenium）互连材料的兴趣，这可能是自引入铜（copper）以来互连堆栈（interconnect stack）的最大变革。在线宽小于100纳米的情况下，由于界面散射（interface scattering）等原因，铜的电阻率会开始增加，其他金属可能具有更好的性能。与铜不同的是，钌的扩散速度相对较慢，因此不需要阻挡层。因此，基于相同设计规则的钌线的实际尺寸比铜线更大。

与此同时，使光刻更加困难的相同趋势也使原子层沉积更具成本效益。更薄的层使得ALD的低沉积率不再是一个问题。

只在需要的地方沉积钌

区域选择性沉积是一个总称，涵盖了几种不同的工艺方案，包括模板生长和地形选择性。最近的研究主要集中在从现有器件模式中推导出选择性的工艺上。例如，韩国汉阳大学的Jeong-Min Lee和Woo-Hee Kim发现，他们的Ru(TMM)(Co)3前驱体对铜或氧化铜具有很高的成核率，但在氮化钛上的成核率很低。 因此，钌结构可以自我对齐以填充氧化物沟槽。

然而，这种固有的表面选择性是不够的。随着沉积的进行，材料仍然会在非生长表面上积累。一旦这些表面被覆盖，选择性就会丧失。ASD的关键挑战是识别出足够选择性的工艺，并在达到所需膜厚度之前保持足够的选择性。

为了更精确地描述这个问题，选择性定义为：

这是所需区域和非所需区域的生长率之比。可以使用额外的表面处理来鼓励在生长区域沉积，阻止在非生长区域沉积，或者两者都进行。

ASD最简单的方法之一依赖于自组装单层来创建对前驱体气体的物理屏障。自组装单层（SAMs）使用一端带有功能基团的单体。功能基团被设计成粘附在非生长区域上。

SAMs非常灵活。它们可以被设计用来粘附到几乎任何表面，但很难将它们融入半导体制造中。通常，SAMs是通过将晶圆浸入单体溶液中，然后让沉积的分子自行排列来实现的。这个过程需要几个小时到一整天的时间。即便如此，涂层中的针孔和其他缺陷仍然很常见。虽然存在气相SAMs，但气相和基于溶液的分子本质上都相当大，通常为2到3纳米。随着特征尺寸的缩小，将它们插入到为沉积膜留下空间的小沟槽中变得更加困难。

SAMs的局限性正在推动对小分子抑制剂的研究。这些抑制剂通常通过化学钝化非生长表面来工作。然而，正如斯坦福大学化学工程教授Stacey Bent在今年材料研究学会（MRS）春季会议上的演讲中所指出的，抑制剂分子的形状和取向仍然很重要。例如，吡啶对于钌沉积来说并不是一种很好的抑制剂，而其他含氮芳香族化合物如吡咯和苯胺则非常有效。根据Bent的DFT（密度泛函理论）计算，吡啶似乎以直立的方式与表面结合，而其他两种则是平面的。抑制剂与前驱体之间的反应和混溶性也起到了一定作用。例如，Bent表示，甲磺酸是DMAI（二甲基异丙醇铝）在铜上沉积铝的良好抑制剂，但对于其他金属或其他前驱体则不是。

抑制剂的阻挡能力也取决于其能够覆盖表面的程度。上述提到的韩国汉阳大学的工作使用了（N，N-二乙基氨基）三甲基硅烷（DEATMS）作为钌沉积的抑制剂。研究人员发现，DEATMS分子相互化学吸附，屏蔽了下面的表面。通过使用“切入冲洗”步骤来冲洗多余的DEATMS并重新暴露表面，可以实现更完全的钝化。

IMEC资深研究员Annelies Delabie在采访中表示，最近一次ASD研讨会的一个亮点是对潜在前驱体与潜在抑制剂化学物质之间相互作用的系统性研究数量。Delabie强调，前驱体、抑制剂和工艺条件必须协同工作以实现预期的结果。前驱体与抑制剂分子的反应程度，甚至是否移除抑制剂分子，决定了选择性、生长速率以及多久需要补充抑制剂。

例如，Argonne国家实验室的首席材料科学家Angel Yanguas-Gil在MRS演讲中指出，过量前驱体气体的去除率通常低于冲洗气体的流速。前驱体与表面的相互作用对气体流动产生阻力。ALD步骤之间不完全的冲洗可能导致交叉污染和缺陷。他指出，除了在半导体制造中的应用外，ASD是研究表面反应性的极好模型系统。这里学到的经验也可以应用于传感器和催化剂等其他领域。

提高选择性的蚀刻与更多的工艺参数

许多工艺方案也依赖于选择性蚀刻来清除非生长区域的材料，要么替代，要么结合使用抑制剂。在一份全面的综述中，格勒诺布尔阿尔卑斯大学（Université Grenoble Alpes）的副教授Marceline Bonvalot和她的同事详细列出了此类方案中蚀刻步骤必须满足的一些要求。当然，首要的是对生长区域和底层衬底材料的高选择性，以及对非生长表面的钝化。蚀刻不应通过引入污染物或降低密度或粗糙度来损坏生长区域中的期望薄膜。工艺工程师还需要记住，将蚀刻化学引入沉积室会因蚀刻化学与腔室壁之间的反应而带来交叉污染的风险。

虽然慢，但仍然有用

包含抑制剂沉积和选择性蚀刻步骤的复杂超循环自然会带来吞吐量方面的损失。如果ALD慢，ASD就更慢了。通常，对于相同的最终厚度，选择性沉积需要的时间是ALD的两到三倍。但是，如果这能让工厂减少光刻步骤的数量，那就是值得的。