日本DNP公司实现纳米压印模板10nm线宽解析度，支持1.4nm世代半导体，大幅降低制造成本与能耗

2025年12月9日 东京讯 —— 大日本印刷株式会社（Dai Nippon Printing Co., Ltd.，以下简称DNP）今日宣布，成功开发出具备10纳米（nm，1nm＝10⁻⁹米）电路线宽的纳米压印光刻（Nanoimprint Lithography, NIL）模板¹。该模板可实现相当于1.4nm制程世代的逻辑半导体图案化，满足智能手机、数据中心、NAND闪存等设备所用最先进逻辑半导体持续微细化的需求。

纳米压印模板

【开发背景与目的】

近年来，随着设备功能日益复杂化，半导体进一步微细化的要求愈发强烈，目前极紫外光（EUV）光刻已成为主流生产技术。然而，EUV光刻在产线建设和曝光工序中需要巨额设备投资、耗电量大、运行成本高，因此“兼顾制造成本降低与环境负荷减轻”已成为业界迫切课题。

DNP自2003年起即致力于纳米压印模板的研发。纳米压印技术通过将电路图案直接“压印”到基板材料上，可大幅减少曝光工序的能耗。二十年来，DNP积累了丰富的超高精度图案化技术与经验。

此次，DNP成功开发出具备10nm线宽图案的纳米压印模板。该模板可部分替代EUV光刻工序，使不具备EUV产线的客户也能制造最先进逻辑半导体。DNP通过提供这款新模板，将为客户提供更多半导体制造工艺选择方案，同时助力降低制造成本与环境负荷。

【主要特征】

• DNP 利用自对准双重图案化 (SADP) 技术，成功地进一步缩小了 NIL 模板的体积，该技术通过薄膜沉积和蚀刻电子束掩模写入器形成的图案，使图案密度加倍。

• 除了 DNP 积累的光掩模制造技术和专业知识外，晶圆制造工艺技术也被应用于开发电路线宽为 10nm 的新型 NIL 模板。

在新型纳米压印模板上，线宽为 10nm 的线-空图案图像

• 新的 NIL 模板满足了先进逻辑半导体对更精细电路线宽的需求，预计未来此类半导体将持续发展。
• 该技术还能降低尖端半导体制造曝光过程中的能耗。得益于采用纳米压印光刻（NIL）技术的超精细半导体节能加工技术，现在可以将能耗降低到目前可用曝光工艺（例如氟化氩（ArF）浸没式和极紫外光刻（EUV2））的十分之一左右。

【展望】

DNP将积极回应半导体持续微细化的需求，深化与半导体制造客户的交流。目前已启动纳米压印模板的评估工作，计划于2027年实现量产。未来将进一步推进模板技术开发并扩大生产体制，以满足不断增长的需求，目标在2030财年实现纳米压印相关销售额40亿日元。

此次开发的10nm纳米压印模板将于2025年12月17–19日在东京Big Sight举办的“SEMICON Japan 2025”东6馆E5936 DNP展位展出。

¹ 纳米压印光刻（NIL）：一种微细加工技术，通过将模具（模板）直接压印到基板（通常为树脂）上，可低成本、高精度地将从纳米级（1nm＝10⁻⁹米）到微米级（1μm＝10⁻⁶米）的电路图案转印到基板上。

² 采用纳米压印技术的超微细半导体节能加工技术。

详情请参阅：https://www.global.dnp/news/detail/20166948_4126.html