台积电将于2029年通过CoPoS量产将圆形变为方形：NVIDIA将成为首位客户，全面披露改变AI半导体格局的新战略
支撑人工智能（AI）演进的半导体性能提升竞赛已进入新维度，已不再仅仅局限于硅片的微型化。行业巨头台积电正进军“先进封装”领域，此举将带来范式转变，彻底改变半导体的“形态”。
据多方消息称，台积电正在考虑采用“ CoPoS（Chip-on-Panel-on-Substrate）”的路线图，计划于2029年开始量产。另据报道，AI领军企业英伟达将率先获得该技术。在摩尔定律即将消亡的传言日益盛行之际，这是台积电为性能提升开辟新途径的雄心勃勃的战略，或许将成为决定AI半导体未来的关键转折点。
CoWoS 的局限性以及从圆形到方形的必要性
要理解这一趋势，我们首先需要了解当前主流技术“晶圆上芯片封装（CoWoS） ”面临的障碍。CoWoS是台积电引以为豪的2.5D封装技术，该技术将逻辑芯片（例如GPU）和HBM（高带宽存储器）密集地安装在硅中介层上。包括NVIDIA GPU在内的当今许多高性能AI加速器都受益于这项技术。
（来源：台积电）
然而，随着 AI 模型规模的不断扩大，芯片上需要安装无限数量的处理核心和内存。就目前的 CoWoS 技术而言，从制造芯片的圆形硅晶圆上切割下来的中介层 (interposer) 尺寸存在物理限制。这一限制的最大尺寸约为 120 毫米 x 150 毫米，这已成为芯片设计人员的“画布”，并阻碍了性能的提升。
这就是构成 CoPoS 基础的思维转变之所在：“化圆为方”。顾名思义，CoPoS 使用巨大的“方形面板”作为基板材料，而非传统的圆形晶圆。据台湾联合新闻网和其他媒体报道，这种革命性的方法带来了几个关键优势。
首先，它显著提高了面积效率。从圆形晶圆切割方形芯片时，边缘不可避免地会产生浪费。然而，如果从一开始就使用方形面板，则可以最大限度地减少这种浪费。据报道，CoPoS 使用的基板尺寸将达到 310 毫米 x 310 毫米，与目前的 CoWoS 相比，这将提供五倍以上的可用面积。这有可能从根本上提高半导体制造的成本效率。
新技术“CoPoS”的本质：释放芯片设计自由的巨幅画布
CoPoS 不仅仅是一块更大的主板。它本质上是一个更大、更灵活的集成平台，是台积电已开发的 CoWoS-L（为 NVIDIA 和 AMD 打造）和 CoWoS-R（为博通打造）技术的延伸。
有了这块“巨型画布”，芯片设计师们就能实现以前不可能实现的宏伟设计。例如，TechPowerUp 表示，NVIDIA 未来产品中或许能够将多个 GPU 芯片和多达 12 个 HBM4 内存堆栈集成到单个封装中，从而大幅提升 AI 训练和推理所需的数据带宽和计算能力。
它还可以更轻松地灵活组合 I/O 芯片组和其他专用功能。CoPoS 有望在人工智能、高性能计算 (HPC) 和下一代通信 (5G/6G) 等对性能要求极高的领域带来颠覆性变革。这项技术标志着“系统级封装 (System-on-Package)”时代的全面到来，即将“系统”封装在一个封装中，而不仅仅是一个“芯片”。
台积电雄心勃勃的路线图：嘉义打造下一代封装帝国
台积电的计划具体而雄心勃勃。
- 2026 年： 第一条 CoPoS 试验线将在子公司 VisEra 建立，在那里将部署该技术并进行初步验证。
- 2027年： 推进中试线工艺改进优化，建立符合合作伙伴企业要求的实用方案。
- 2028年末至2029年： 位于台湾南部嘉义科学园区的新“AP7”工厂将开始大规模量产。
嘉义AP7的定位尤其值得关注。据MoneyDJ报道，这座新工厂并非单纯的CoPoS工厂。一期将专门为苹果生产WMCM（多芯片模块），二期和三期将致力于提升SoIC（3D堆叠技术）的产能，四期将开始大规模生产CoPoS。与此同时，现有的AP8工厂仍将保留传统的CoWoS生产。
这意味着台积电正在打造一个为不同客户和产品层级提供最优封装解决方案的大型基地，嘉义AP7将成为台积电“下一代封装帝国”的堡垒。
NVIDIA为何是首位乘客？巨头联盟争夺AI主导地位
NVIDIA 被列为这项未来技术的首位客户，这一事实极具启发性。NVIDIA 的 AI 加速器凭借其压倒性的性能占据市场主导地位，但要保持并扩大其地位，持续的性能改进至关重要。展望 Blackwell 架构及其他领域，CoWoS 的局限性对 NVIDIA 的发展路线图构成了重大制约。
CoPoS 可能是实现 NVIDIA 为其下一代 GPU 设想的更大、更复杂架构的“最后一块拼图”。台积电选择 NVIDIA 作为其首个合作伙伴，不仅仅是因为它是其最大的客户。这应该被视为两家公司之间的“战略联盟”，它们都在推动庞大的 AI 市场的增长，以保持各自的技术优势。
另一方面，预计AMD和博通暂时将继续使用CoWoS-L和CoWoS-R等现有技术。这也是台积电巧妙的客户战略的一部分，表明其有意在需要尖端技术的NVIDIA和优先考虑成本与性能平衡的其他客户之间构建价值主张。
CoPoS 的未来：玻璃基板与硅光子学的融合
CoPoS的出现本身并不是一个目标，而仅仅是半导体封装更大变革的开始。
CoPoS 所采用的“面板级封装 (PLP) ”理念与英特尔等公司正在研发的“玻璃基板”相呼应。未来，我们或许将迎来一个将芯片搭载在更大尺寸、电气性能更优异的玻璃面板上的时代。通过 CoPoS 积累的专业知识将成为迈向这一未来的重要基石。
此外，联合新闻网指出，即将建立试产线的VisEra在光学技术领域拥有优势，未来或将向“ CPO（共封装光学器件）”方向发展。或硅光子技术进行融合。将芯片之间的数据传输从电信号转换为光信号，将突破数据中心在功耗和延迟方面的巨大障碍。被称为CoPoS的大型平台可能是集成这项光学技术的理想平台。
半导体的未来已不再仅仅由微型化来定义。台积电的CoPoS项目向整个行业宣告：芯片小芯片、3D堆叠和异构材料集成等“后端处理”领域的创新将成为未来十年决定计算性能的主战场。我们必须密切关注这场从“圆形到方形”的静默革命将如何改变我们的数字社会。
文章来源：
- 收藏
