传统工艺节点势头强劲

尽管所有的目光都倾向于集中在尖端的硅工艺节点上，但许多成熟的节点仍然享有强劲的制造需求。

大约在20纳米节点时，节点微缩不再降低芯片成本。“在finFET工艺时代，每一代技术前进所需的深奥工艺要求增加了显著的成本和复杂性，”Synopsys解决方案集团逻辑库IP的主要产品经理Andrew Appleby解释说。“这在每个节点之间创造了强烈的转折点。”

从那时起，任何芯片的缩小都会被更昂贵的加工所抵消，而这些成本已经急剧上升。掩模组更昂贵，先进节点通常需要更多层，因此需要更多的掩模组。

大多数代工厂和集成设备制造商（IDM）在旧节点上有强劲的业务。“选择你的IDM，除了英特尔或存储器制造商外，许多仍然在130纳米及以上制造，”Tignis的市场营销副总裁David Park说。“某些部件根本没有在更小节点制造的必要。”

高级节点的客户也较少，因为不是很多公司负担得起。“在3纳米，只有2或3个客户，”UMC企业营销副总裁Michael Cy Wang观察到。“在7纳米，可能有5到10个客户。但当你来到22或28纳米节点时，我们说的是数十个客户，甚至更多。”

目标设计决定了哪些公司可以转向先进节点，哪些不能。“工艺节点的选择取决于应用，一些应用在不久的将来不会转移到需要极紫外（EUV）技术节点，”Synopsys解决方案集团NVM IP产品管理高级总监Krishna Balachandran说。“这是因为大量的模拟电路不会从缩放中受益，以及缺乏在更低功耗下运行或提高性能的要求。在成熟节点上，晶圆价格低一个数量级，设计和掩模的成本在成熟节点上小几个数量级。”

中断成为规则（微缩不再降低成本）每个节点降低成本曾经很容易。“历史上，即使是在1微米之前和到28纳米节点的工艺节点，每个晶圆的制造过程成本每个节点总是增加约25%到30%，”Synopsys硅技术组应用工程高级架构师Kevin Lucas说。“然而，每个晶圆的芯片数量增加了约50%，所以每个芯片的制造成本每个节点降低了约20%到25%。”公司甚至只需很少工程努力，就能达到光学微缩。这是摩尔定律至高无上的典型缩放时代。

那时，一个新节点可能涉及一些新工艺元素，与之前的节点相比增加了一些费用。但是随着每个晶圆的芯片数量增加，每个芯片的净成本下降了。这种情况在大约20纳米工艺节点时发生了变化。新节点带来了更高的性能和/或更低的功耗，但成本降低的停止意味着转向最新节点不再是自动的。“将设计移植到更新或更小的工艺节点可能没有增量市场价值，”Park指出。

关于每个节点发生了什么的讨论包括一些模糊性。节点名称令人困惑，公司并不总是就给定节点的“纳米”级别达成一致。此外，分配给节点的数字不再像以前那样反映实际的门长度。诸如使用高k金属门的变化改变了基本的比较点，允许更大的特征表现得像它们更小。节点命名使用数字，就好像其中一些大中断从未发生过一样，今天的名字实际上除了作为节点的标签外没有任何意义。此外，不同的晶圆厂在不同的节点上进行一些工艺变化，例如finFET的实现。

新节点的增加成本来自多个方向。可能有额外的步骤（特别是光刻），新材料，几乎总会有新设备。“尖端晶圆厂将承担溢价，因为他们必须收回他们巨大的资本支出和研发成本，”Wang说。“然后，当然，他们在下游销售时需要证明他们的溢价。”

旧工艺的好处是能够使用传统设备。“有许多公司仍然在使用20多年前的相同设备制造零件，”Park指出。“晶圆厂和设备已经长期折旧，所以他们实际上是在用他们制造的每个芯片印钱。”

追踪节点硅工艺已经从微米级发展到纳米级。但重大流程中断发生在历史的末尾。一些最大的变化包括：

• 在130纳米到90纳米之间的某个地方，晶圆从200毫米（8英寸）变为300毫米（12英寸）。300毫米晶圆比200毫米晶圆更贵，但您可以将此成本分摊到更多芯片上，以获得更低的净芯片成本。
• 在45nm左右，特征足够小，需要计算光刻来推动光线干净地打印特征。
• 大约在同一时间，带金属栅的高介电常数介质开始使用，以防止栅氧化层厚度变得过薄。
• 在NAND闪存为30nm，数字逻辑为20nm时，由于EUV光刻（13.5nm）尚未准备好生产，因此有必要使用193nm浸没技术进行多模式化。双重图案化（以及后来的四重图案化）显著增加了制造成本，但这是打印较小特征的唯一方法。
• 在22nm处，首次采用了finFET。它们在14nm处成为主流。
• EUV从7nm开始，需要5nm。
• 在约5nm处，开始使用EUV进行多模式化。
• 14埃（Ω）节点可以首先使用高数值孔径（high‑NA）EUV。

▲硅加工的变化。较大的晶圆、高k金属栅、计算光刻和多模式增加了加工成本，但它们对性能、功率和（最初）成本来说是必要的。但在20nm左右，芯片成本开始增加。极端紫外（EUV）及其高数值孔径（NA）版本更为昂贵，而栅极全向（GAA）晶体管也是如此。（来源：Bryon Moyer/半导体工程）

经济上的变化在某种程度上导致了该行业的分裂。一些公司和产品追求任何时候能提供最高性能（或更低功耗）的工艺，他们的产品定价可以支持每个节点的更高成本。像英特尔、三星和英伟达这样的公司处于令人羡慕的地位。其他人则必须坚持使用旧节点，因为他们无法要求相同的价格。一些芯片的售价仅为20到30美分。

这使得一些工艺节点，如10或7纳米，面临设计启动量下降的前景，因为它们不再是最快的。但它们对于许多更普通的芯片来说仍然太昂贵。这表明许多设计将堆积在旧节点上，而不是向前发展。与此同时，性能最高的芯片将跟随它们能够达到的最快节点，为高性能过时节点留下空白。

连续的节点生产成本更高，设计成本也更高。"当一个设计公司决定工艺节点时，他们不仅需要考虑晶圆和掩模的成本，还要考虑设计成本及其对上市时间的影响，"Synopsys EDA集团产品管理负责人Al Blais说。"包括双重图案化的工艺节点需要额外的设计和IP复杂性。FinFET设计有额外的设计限制，EUV也是如此。高NA EUV绝对有新的要求。"

UMC的Wang表示同意。"现在去最前沿可能是在5或7纳米的掩模组上花费300万到500万美元，"他说。"但设计成本，如果你把所有的设计工程和IP成本加起来，在整个项目期间，很容易就达到数千万美元。"

不同的节点，不同的应用

制造尖端芯片的公司通常将需求增长归因于AI应用的增长，这些应用依赖于CPU、GPU或专用神经处理芯片。较少出现智能手机应用处理器、高性能计算（HPC）和云服务器芯片。

这些产品所建节点在下一代实施时最为脆弱。"领先的应用的关键客户准备转移到下一个尖端节点，然后对晶圆厂来说将出现负荷空缺，特别是当体积很大时，"Wang说。

但更多的芯片是在旧节点上制造的。例如，对电动汽车的电源管理集成电路（PMIC）的需求不断增长。"PMIC通常使用180纳米或130纳米等成熟节点，但在BCD工艺（双极、CMOS、D-MOS）上，"Balachandran说。"PMIC正在变得更智能，结合了越来越多的数字逻辑和模拟电路。因此，设计正在向90纳米、55纳米和40纳米BCD工艺节点移动。"

与此同时，传感器则更早地回到180和150纳米节点。"对于需要耐受高电压的汽车应用，它们与BCD工艺上的其他模拟电路集成 - 同样主要是在180纳米或130纳米，"Balachandran说。"先进的智能传感器结合了微控制器，正在向65纳米或40纳米移动，但这对于这些应用来说是最先进的。顶级CMOS图像传感器使用22纳米低功耗工艺，并正在迁移到12纳米FinFET工艺。"

工艺节点通常是特定于应用和用例的。"用于物联网系统的芯片代表了目标工艺节点的一些分化，"Balachandran说。"由于成本原因，它们大多停留在40和22纳米节点。"但随着AI向边缘移动，更多的设备将具有一些推理能力，执行该功能的芯片将需要比其余数字逻辑更高的性能，因此它们正在向6纳米移动，根据Balachandran。

模拟和混合信号芯片也倾向于落后。"如果应用中有模拟和数字电路的混合，那么我们看到的55纳米是最佳点，"UMC的Wang指出。"纯模拟倾向于停留在8英寸先进节点 - 通常是180和150纳米。"

这些旧节点也不是静止的。一些晶圆厂试图通过进行改进来注入旧工艺的新生命，这些改进可以吸引新设计。"晶圆厂积极采用计划，在节点从最前沿下降时刷新他们的技术提供，"Synopsys的Appleby说。"这可能包括引入特定的晶体管设备以提高性能或最小化泄漏，工艺缩小以降低成本和工具利用率，增加特定的RF特性或高电压以启用混合信号系统，或增加汽车级资格认证。"

芯片技术的出现也影响了这些选择。从理论上讲，不再需要将某些功能迁移到更先进的节点上，只是为了将所有东西放在一个芯片上。相反，只有真正需要先进节点能力的部件可以移动到那里，最小化昂贵节点的芯片尺寸。其余部分可以作为封装内的单独小芯片集成。

然而，这种封装目前很昂贵。"使用最适合每种芯片类型的工艺节点和技术来构建小芯片是容易的，"Wang说。"如果经济上合理，客户肯定会考虑转向小芯片。但当前的小芯片解决方案仍然面临各种产量和成本挑战，对于许多应用来说还没有成本效益。"所以即使小芯片可以节省芯片成本，先进的封装成本也必须降低，以允许净成本节省。

保持生产线的运行

尽管一些晶圆厂和代工厂专注于推动极限，其他像UMC这样的公司则专注于传统主力工艺节点。它将22/28纳米视为其主要节点。"这是平面技术的最后一代，"Wang评论道。"转向FinFETs显著增加了制造成本。"

与此同时，一些节点可能只是枯萎。"由于性能没有证明成本合理，晶圆厂10纳米节点的采用很少，"Wang指出。剩下的问题是，现在5、3、2纳米及以下节点变得可用，将有多少新设计针对7纳米。例如，不需要FinFET技术的设备将保持在14或12纳米以上的节点。EUV是下一个大的技术飞跃，它将筛选出更多的设计。与10纳米不同，7和5纳米可能会持续存在，仅仅是由于现有的生产。但三年后，当这些生产单元被更新节点上的单元所取代时，是否有足够的新设计来保持该晶圆厂生产线的满载？如果FinFETs的主要障碍是成本，那么似乎将持续实施工艺改进。

结论

鉴于工艺迁移障碍的规模，12纳米至2纳米节点之间的节点可能会比旧节点看到减少的设计启动。该行业可能会看到一个雪犁效应，例如，设计在28纳米处堆积，并抵制进一步跳跃的诱惑，除非有令人信服的好处。"处于急剧转变点的技术，如最后一代平面节点，保证有很长的寿命，因为它们为许多不需要下一个节点的产品类别提供了最佳功能集，"Appleby说。

与此同时，使用成熟技术的公司仍然做得很好。"Microchip是一个仍然成功利用旧节点的公司的例子，"Park观察到。"他们去年从两个8英寸和一个6英寸的晶圆厂出货了超过80亿个设备，工艺节点从0.13µm到1µm。他们在32年的每个季度都是盈利的。他们只是许多在旧节点上盈利制造的半导体公司之一。"