硅光子技术终于找到了它的杀手级应用吗？

在过去十年中，数据中心流量的指数级增长在很大程度上是由基于云和互联网的通用应用程序推动的。例如视频、社交网络、互联网搜索引擎和电子商务平台。

▲由 Chat GPT4、SOITEC 的 M. Vera Gonçalves 提供

最近，人工智能 （AI） 和机器学习 （ML） 的出现，利用大型语言模型 （LLM） 进行 AI 训练和推理，为传统数据中心市场增加了显著的上行增长前景。在查看过去几年 LLM 的发展时，可以很容易地理解这种市场趋势的转型效应。到目前为止，这些模型在建模参数方面表现出超指数增长，数据量按比例摄取，如下图所示。虽然它仍处于早期阶段，但生成式AI的应用激增，涉及多种应用，包括机器人、自动化设计、高级增强/虚拟现实、医学、化学、金融等等。所有这些市场的应用正在推动高性能计算和数据中心领域进入一个全新的技术经济范式。

▲大型语言模型 （LLM） 的进化时间表及其参数数量的相对增长

人工智能服务器的市场份额将在未来几年内飙升，从 2022 年几乎可以忽略不计的市场份额开始，到 2027 年将达到整体市场收入的 50%，即 900 亿美元。

▲以 AI 为中心的通用服务器的收入增长，以及 2022 年至 2027 年间相对 AI 服务器市场份额的演变。图片由SOITEC提供。

数据之间，尤其是数据中心内部流量的快速增长，推动了对高速光可插拔收发器的需求 ，目前正从 100 Gbps 过渡到 400 Gbps。此外，一些 800 Gbps 设备已于 2023 年开始出货，1.6 Tbps 可插拔设备现在也可供预采样。

互连与人工智能革命

可插拔光收发器用作服务器之间的数据互连，在不断增长的 AI/ML 应用需求中发挥着重要作用。在数据中心内部，它们在路由器和次/主干交换机之间传输和接收数据。专门针对云 AI/ML 应用程序，它们将交换机和加速器服务器互连，即 GPU 和 CPU 机架。此外，这些收发器还分别通过城域网、长途和海底网络提供短距离、中距离或长距离数据中心之间的连接。

一般来说，光学收发器必须解决三个不同但同样重要的要求：高速、低功耗，以及最终可实现成本最小化的结构。

在功耗方面，数据中心的服务器集群提供 50 到 100 kW 的功率密度，以满足新的 AI 要求。然而，预计 2023 年至 2028 年间，数据中心的 AI 工作负载或功耗份额将增加一倍以上。

▲数据中心功耗趋势

此外，当一个400 Gbps 以太网 （GbE） 可插拔链路距离为 500 m 至 2 km 时，功耗为约12 W，而一个 800 GbE 可插拔的功耗通常为约16 W。随着数据量的增长，对低功耗、高速光收发器的需求明显增加，这促使可插拔外形尺寸在不同的架构中不断发展。值得注意的是，可插拔收发器内部的数字信号处理 （DSP） 芯片是功耗的主要来源之一。这促使业界探索新型收发器设计，例如线性驱动可插拔光学器件 （LPOs）、半重定时线性光学器件 （HALO） 和共封装光学器件 （CPO），以利用更先进的器件设计和光子电子协同集成，使未来的可插拔设备能够在直接驱动下运行，而无需独立的专用 DSP 组件。

LPOs与传统光模块的主要区别在于线性驱动（或直接驱动）。LPOs 适用 基于可插拔设计的传统封装形式，使收发器更容易维护。顾名思义，LPOs收发器采用线性直接驱动技术，从光学模块中消除了DSP和数据恢复芯片。因此，与传统可插拔光模块相比，这些模块的功耗降低了约50% 。此外，通过消除 DSP 并使用具有均衡器功能的高线性跨阻放大器和驱动芯片，LPOs 进一步缩短了信号恢复时间和降低了延迟。

HALOs 是介于 DSP 可插拔设备和 LPOs 之间的一个中间步骤。它解决了DSP-free LPOs 固有的弱点 。这些问题包括互操作性问题、链路责任以及相对无法排除的故障。

CPOs 越来越被视为光互连技术的自然演进步骤，因为它们可以潜在地解决传统光可插拔设备面临的带宽和能效挑战（如下图）。CPO技术通过将光引擎芯片与专用IC（ASIC）或其他多芯片处理模块直接封装到开关或加速器模块中来实现这种改进。这是通过利用电子(包括高级数字功能)和光子的共同设计和共同集成的先进封装过程实现的。通过ASIC或备用处理单元（如CPU、GPU或内存芯片）直接驱动光学引擎，其结果是更低的延迟和更低的整体功耗。

▲光互连从可插拔外形到更先进的板载光学器件、共封装光学器件 （CPO） 和光学 I/O 引擎的架构演变。光学 I/O 引擎是数字电子和光子学协同集成的终极步骤。图片由SOITEC提供。

启用云 AI

在 AI 服务器 Pods 和 Super-Pods 中，GPU 连接到网络端口，允许它们与其他机架和加速器服务器中的 GPU 进行通信。为了最大限度地提高 GPU 的使用效率，网络速度必须跟上 GPU 处理和内存存储速度。这对于人工智能应用程序极为重要，因为它们通常需要实时处理和分析大量数据集。

为了满足 GPUs 或 xPUs（即其他 GPUs、CPUs 或内存芯片）之间从短距离到扩展连接的需求，硅光子 CPO 引擎被认为是这项工作的关键技术。它们允许在计算单元和本地内存之间以及整个 AI 结构之间实现更灵活的系统网络设计，从而在成本、性能和功耗方面对传统收发器功能进行三方面改进。多个AI公司设想使用集成硅光子学作为光学互联架构下一个方向（面向新一代人工智能云计算基础设施）。

这一发展方向的基础是先进的材料平台，集成光子的解决方案将在其上设计和制造。最成熟的材料平台是SOI（指硅晶体管结构在绝缘体 之上），它提供固有的物理和机械特性，可以使多种硅光子应用受益，尤其是在光网络领域

▲SOI衬底架构以及该技术对硅光子器件、电路和子系统的相应价值主张。BEOL：生产线的后端；BMD：散装微缺陷。图片由SOITEC提供。

这些优势的关键是增强晶圆到晶圆 （W2W） 和晶圆内 （WiW） 的均匀性以及 SOI 衬底顶部硅器件层的表面粗糙度。此外，作为光学散射中心的块状顶部硅层的整体光学特性（如缺陷、表面状态和块状微缺陷(BMDs) ，为硅光子元件提供最佳良率和性能也是很重要的。这也确保了制造的器件和电路尽可能接近其计算机辅助设计(CAD)工具和图形数据流(GDS)文件中的设计标称。

光损耗是评估衬底材料质量的关键基准，因为它预示着无源器件的整体性能水平和前端光学成品率。随着先进的超高速收发器、板载光学器件和 CPO 等的出现，元件密度和整体电路复杂性不断提高，质量对大面积电路来讲将越来越重要。

用于硅光子的 SOI 晶圆有 200 mm 和 300 mm 两种直径可供选择。更大直径的衬底可以容纳更多芯片制造，同时能够更严格地控制顶部硅薄膜厚度的 WiW 和 W2W 不均匀性。如下图所示，对于 SOITEC 的 200 mm 直径晶圆片，目前最先进的顶级硅层厚度 WiW 范围不均匀性与前几代产品相比降低了70%以上。此外，顶部硅薄膜平均厚度的W2W变异性也得到了极大的改善，在晶圆规模上提供了增强的无源光学性能，并在扩大量产时提供了更高的前端产量。

▲在两代SOITEC的200mm SOI晶圆（Photon 200 和 Photon Plus 200）上测得的顶部硅薄膜平均厚度不均匀性。厚度测量单位为埃（1/10纳米）。图片由SOITEC提供。

CEA-Leti 在其 200 毫米硅光子工艺设计套件和测试线上进行的光学测试证实了这一趋势。从该数据中提取的研究表明，在顶部硅层薄膜非均匀性和缺陷密度方面，最先进的SOI技术达到了非常先进的目标。这使得当前的 200mm SOI 晶圆能够显著降低损耗（带状波导为 1 至 1.4 dB/cm），并降低晶圆上传播损耗值的中值色散（低至 0.09 dB/cm）。

▲SOITEC的Photon/Photon Plus 200的光学性能

▲单模波导在1310nm波长区域的条形横向电(TE)极化结构的传播损耗基准(以dB/cm为单位)(左)。由SOITEC提供。

类似的基准测试应用于300毫米SOI衬底，评估了SOITEC的一家商业代工合作伙伴制造的器件。在测试过程中，最先进的SOI晶圆在O波段的单模TE极化波导损耗范围为0.5至0.65 dB/cm WiW和W2W。

硅光子的先进封装

先进封装及线路后端（BEOL）技术是推动硅光子路线图发展的关键推动因素，尤其是用于更高级的收发器设计和 CPO 多芯片模块集成。例如，2.5D和3D芯片在晶圆片上(CoWoS)封装或异构集成方法是必要的，以向日益密集和复杂的硅光子芯片以及光纤到芯片的光连接提供电力供应。然而，先进的BEOL和模块封装是目前硅光子的主要成品率缺陷。

SOI衬底将在应对这些挑战方面发挥另一个重要作用。事实上，当查看 SOI硅片，其潜力不仅仅在于支持三层叠层。先进的SOI加工技术可以产生优越的材料化学-物理特性，为新型SOI晶圆提供了机械稳定性，以承受剧烈的热退火循环，以及更厚、多层的金属BEOL技术，这是晶圆代工厂先进的硅光子学加工的典型特征。此外，处理硅应该使铸造厂和设计人员具有足够的灵活性，以实现贯穿硅孔(TSVs)技术和光纤连接 V 型槽(或类似的实现)，为光学引擎提供电气和光学互连。

然而，用于在硅基底上创建V槽或TSV的干刻蚀也受到BMD密度的不利影响。BMD 可能会在蚀刻和金属填充过程中造成微掩蔽，从而导致缺陷，可能会对成品率造成重大影响。

为了实现新的硅光子技术，某些特定的发展已经帮助SOI晶圆的处理基底提供了解决这些挑战所需的特性。在SOI的埋藏氧化物下方创建一个无BMD区域——也称为裸露区——产生了双重优势，使无缺陷刻蚀能够形成光纤连接 V 型槽或电气TSV，同时保持SOI基底对热处理的稳定性。这是由于能够在无BMD区域下方实现强大的BMD密度。

▲薄片剥离区处理技术的横断面激光散射断层成像。裸露区域去除体微缺陷(bmd)，厚度约为100 μ m，而下部区域仍然存在bmd，以保持晶圆的力学性能、适当的几何形状以及线路后端(BEOL)和封装加工的整体稳定性。由SOITEC提供。

人工智能的现在和未来

用于 AI 架构的光子光互连有可能彻底改变 AI 算法并进一步提升这些复杂系统的能力，有望实现更高效的结构，以适应日益复杂的工作负载并提高性能。随着人工智能网络的内在演进，硅光子以及多芯片模块中的异构集成将改变交换层，从而在所需的互连密度和成本下实现更低的延迟和更低的功耗。

原文：Has Silicon Photonics Finally Found Its Killer Application? | Features | Mar 2024 | Photonics Spectra